پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته

word
66
1 MB
32128
1394
کارشناسی ارشد
قیمت: ۸,۵۸۰ تومان
دانلود فایل
  • خلاصه
  • فهرست و منابع
  • خلاصه پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته

    پایان نامه کارشناسی ارشد رشته برق (M.Sc)

    گرایش: الکترونیک

    چکیده:

     

    افزایش تقاضا برای سیستم های قابل حمل، منجر به توجه ویژه صنعت الکترونیک به مصرف توان به عنوان معیاری مهم شده است. جمع کننده­ها از عناصر مهم در بسیاری از  سیستم­های دیجیتال هستند. به همین سبب جمع کننده های گوناگون دیجیتال در عصر کنونی مطرح شده اند که هر یک دارای مزایا و معایب مشخصی هستند. در این پایان نامه، یک ساختار برای تمام جمع کننده­های پویا ارائه شده است. این ساختار توسط تکنیک NP-CMOS و دومینو و اصول منطق پویا طراحی شده است. ساختار ارائه شده در عین حال که دارای مصرف توان قابل قبولی می­باشد، سرعت عملکرد مناسبی نیز دارد. به منظور مقایسه، این مدار از بین منابع متعدد موجود در زمینه طراحی مدار های تمام جمع کننده، با توجه به تعداد مراجعات در مقالات دیگر انتخاب شده و از نظر توان مصرفی، تاخیر وPDP با یکدیگر مقایسه شده اند. شبیه سازی مدارات موجود در این پایان نامه همگی در شرایط یکسان توسط نرم افزار HSPICE، با فناوری 180 نانومتر صورت گرفته است. نتایج شبیه سازی، برتری جمع کننده­های پیشنهادی را نسبت به دیگر مدل ها نشان می­دهد.

     

    واژه های کلیدی : تمام جمع کننده، PDP، منطق دومینو، منطق NP CMOS، منطق پویا

    –1- مقدمه:

    با نگاهی به تاریخ الکترونیک، ملاحظه می­شود یکی از دلایل اولیه پیشرفت تکنولوژی، نیاز آیندگان به استفاده از تکنولوژی های جدید و پیچیده تر می­باشد. مدار های دیجیتال[1] نیز به دلیل سادگی در طراحی، قابلیت پیاده سازی با تکنولوژی های ارزان و مصرف توان کمتر نسبت به مدارهای آنالوگ [2]مزیت دارند (Navi, Moaiyeri, & Mirzaee, 2009). به همین علت سعی شد، همگام با پیشرفت تکنولوژی، مصرف انرژی نیز در مدارات از جمله مدارات CMOS، بهبود یابد.

     

    تقریباً هر یک از مدارهای دیجیتالی در زمینه عملکرد کلی یکسان عمل می­کنند. اما ممکن است نحوه عملکرد داخلی هر یک با دیگری متفاوت باشد. بنابراین یکی از عوامل تاثیر گذار در عملکرد مدارها، نحوه طراحی مدار می­باشد. با توجه به این که هر مدار از اجزای متنوعی ساخته شده است. یکی از اجزای مهم در برخی از مدارها که با اندک تغییراتی باعث تغییر در عملکرد مدار می­شود، جمع کننده[3] می­باشد (صدیقی, ولی زاده, & مهدی پور, 1393). مدار جمع کننده، یکی از بلوک های اساسی تشکیل دهنده سیستم های VLSI[4] زیادی نظیر میکروپروسسورها و پردازنده های مختلف می­باشد (شریفی, 1389). از آنجا که ویژگی های بلوک های جمع کننده و دیگر بلوک ها تعیین کننده میزان عملکرد سیستم VLSI می­باشد، هدف اصلی طراحان بهینه کردن این بلوک ها است. از جمله عواملی که باعث بهینه سازی بلوک های مربوطه می­شود طراحی های جدید متناسب با پیشرفت تکنولوژی جدید می­باشد.

     

    در طراحی یک تمام جمع کننده[5]، یکی از اهداف اصلی رسیدن به سرعت بالا می­باشد. و در کل دارای عملکرد مطلوبی باشد. طراحی یک تمام جمع کننده با ساختار ساده و مصرف توان محدود می­تواند، در ساده کردن مدار های دیجیتالی نقش خوبی داشته باشد. معیار های مشخصی برای طراحی بهتر تمام جمع کننده وجود دارد. مهم ترین معیار همان کاربرد مدار است. از معیارهای دیگر می­توان به توان مصرفی کم[6]، سرعت بالا[7]و سادگی مدار نام برد، که خود این معیار ها را می­توان اجزایی از معیار کاربرد در نظر گرفت.

     

    یکی از کاربرد های بسیار ضروری تمام جمع کننده ها در وسایل ارتباطی و محاسباتی شخصی است (مقدم, 1390). با توجه به این که امروزه این وسایل تقریباً قابل حمل و کاملاً در دسترس قرار گرفته اند، دغدغه اصلی افزایش طول عمر باطری و کاهش نیاز به شارژ مجدد است  (R. Faghih Mirzaee, 2010) . افزایش عملکرد یک جمع کننده مستقیماً به پیشرفت عملکرد سیستم مربوط است. بنابراین بسیاری از محققان به دنبال روشهایی جهت کاهش مصرف توان می­باشند. در الکترونیک استفاده از دو منطق پویا[8]  و ایستا[9]  نقش عمده ای را ایفا می­کنند. مدار های منطقی پویا نیز مزایای مشخصی را نسبت به مدارهای منطقی ایستا عرضه می­کنند.

     

    مدارهای منطقی ایستا، پیاده سازی توابع منطقی را بر اساس رفتار ایستا یا همان حالت پایدار ساختارهای pMOS و nMOS امکان پذیر می­سازند. به عبارت دیگر هر گیت ایستا، متناسب با ولتاژ ورودی اعمال شده پس از سپری شدن یک تاخیر[10] مشخص، خروجی خود را تولید می­کند و مادامی که ولتاژ منبع تغدیه برقرار است، سطح خروجی خود را حفظ می­کند (مظاهری & هرندی, 1392)  (Mano, 1979). اما عملکرد تمامی گیت های منطقی پویا مبتنی بر ذخیره موقت بار در خازن های گره است. در نتیجه مدارهای منطقی پویا به سیگنال های متناوب کلاک[11]’[12] جهت کنترل تازه سازی بار الکتریکی نیاز دارند. و هم چنین نکته مهم دیگر این است که پیاده سازی منطق پویای توابع پیچیده به مساحت سیلیکونی[13] کوچکتری نسبت به پیاده سازی منطق ایستا نیاز دارد. و از آنجایی که توان مصرفی با ظرفیت خازن های پارازیتی افزایش می­یابد، مدارهای پویا در بسیاری حالات به خاطر داشتن مساحت کوچکتر، توان کمتری را در مقایسه با مدارهای ایستا مصرف می­کنند (مظاهری & هرندی, 1392). اما منطق پویا علاوه بر داشتن مزیت های بیان شده، معایبی نیز دارد، از جمله این که طبقات منطقی پویای CMOS را که به وسیله کلاک تک فاز درایو می­شوند نمی­توان در شکل ساده خود به طور متوالی بست. این مشکل را می­توان به وسیله راه حل های خوب و توسعه تکنیک های مناسب ازجمله منطق دومینو[14]و NP-COMS[15] و... رفع نمود. با استفاده از منطق پویا بجای منطق ایستا می­توان به نحو مشخصی تعداد ترانزیستورهای[16] بکار رفته برای تحقق هر تابع منطقی پیچیده ای را کاهش داد (صاحب الزمانی, فتحی, & صفایی, 1387).

      هدف از این پایان نامه بررسی مدارهای منطقی پویا در سلول تمام جمع کننده و ارائه ساختاری پیشنهادی و نیز ارائه چند مدار پیشنهادی می­باشد.

    در این راستا، ضمن بررسی جمع کننده های ارائه شده، جمع کننده های دیگری نیز مورد بررسی قرار گرفته اند، که تمامی آنها به با استفاده از نرم افزار HSPICE، شبیه سازی شده اند. در ادامه ساختار پایان نامه به صورت زیر است:

     

     فصل دوم به مفاهیم و پارامتر های بکار رفته در طراحی مدار پرداخته است. در فصل سوم چند منطق طراحی مدارهای دیجیتال بیان شده است. و از بین منابع متعدد در زمینه طراحی مدارهای تمام جمع کننده پویا تعدادی از آنها به منظور مقایسه انتخاب شده اند. در فصل چهارم ساختار پیشنهادی ارائه و چند مدار تمام جع کننده ارائه شده است، در ادامه این فصل تمامی تمام جمع کننده های مطرح در این پایان نامه در شرایط یکسان توسط نرم افراز HSPICE شبیه سازی و مورد مقایسه قرار گرفته اند. و در نهایت فصل پنجم به نتیجه گیری پرداخته است.

  • فهرست و منابع پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته

    فهرست:

    چکیده 1

    فصل اول مقدمه. 2

    1–1- مقدمه: 3

    1-2- بیان مسئله. 5

    فصل دوم جمع کننده دیجیتال. 7

    2-1- مقدمه: 8

    2-2- اهمیت جمع کننده: 8

    2-3- ساختار جمع کننده دیجیتال: 8

    2-3-1- جمع کننده 9

    2-3-1-1- نیم جمع کننده 9

    2-3-1-2-  تمام جمع کننده: 10

    2-3-2- جمع کننده دودویی: 12

    2-3-3- انتشار رقم نقلی: 13

    2-4- پارامتر های طراحی: 14

    2-4-1- توان مصرفی. 14

    2-4-1-2- توان دینامیکی : 14

    2-4-1-3- جریان ناشی از مسیر مستقیم هنگام تغییر وضعیت ترانزیستورها: 15

    2-4-1-3- توان استاتیکی : 15

    2-4-2- تاخیر انتشار 15

    2-4-3- PDP. 16

    فصل سوم روش های مطرح در طراحی تمام جمع کننده های دیجیتال  17

    3-1- مقدمه: 18

    3-2- منطق پویا و ایستا 18

    3-2-1- منطق CMOS پویا، منطق پیش شارژ-ارزیابی. 20

    3-2-1-1- مدار پویای چند طبقه. 22

    3-2-2- منطق دومینو CMOS. 23

    3-2-2-1- سیکل زمانی منطق دومینو. 26

    3-2-2-2- اشتراک بار 28

    3-2-3- منطق CMOS NORA(NP-CMOS)(منطق دومینوNP) 33

    3-3- بررسی تعدادی از مدارهای تمام جمع کننده تک بیتی. 36

    3-3-1- مدارات مطرح تمام جمع کننده تک بیتی پویا: 36

    3-3-1-1- مدار تمام جمع کننده تک بیتی 17 ترانزیستوری NP. 37

    3-3-1-2- مدار تمام جمع کننده تک بیتی 16 ترانزیستوری. 38

    3-3-1-3- مدار تمام جمع کننده تک بیتی 16 ترانزیستوری PN.. 39

    3-3-1-4- مدار تمام جمع کننده تک بیتی 18 ترانزیستوری. 40

    3-3-1-5- مدار تمام جمع کننده تک بیتی 15 ترانزیستوری. 41

    3-3-2- مدارات مطرح تمام جمع کننده تک بیتی ایستا: 42

    3-3-2-1- مدار تمام جمع کننده C-CMOS. 42

    3-3-2-2- تمام جمع کننده TGA: 43

    3-3-2-3- تمام جمع کننده TFA: 44

    3-3-2-4- تمام جمع کنندهCLP: 45

    فصل چهارم روش پیشنهادی. 46

    4-1- مقدمه. 47

    4-2- روش های بهبود مدار تمام جمع کننده 47

    4-2-1-  استفاده از منطق پویا 47

    4-2-2- استفاده از مزایای اشتراک بار 48

    4-2-3- استفاده از مزایای دیگر به منظور بهبود 49

    4-2-4- ساختار تمام جمع کننده تک بیتی بهبود یافته. 50

    4-2-4-1 تحلیل ساختار 50

    4-3- مدارات تمام جمع کننده پیشنهادی. 52

    4-3-1- مدار تمام جمع کننده پیشنهادی اول. 52

    4-3-2- مدار تمام جمع کننده پیشنهادی دوم. 53

    4-3-3- مدار تمام جمع کننده پیشنهادی سوم. 53

    4-4- شبیه سازی. 54

    4-4-1- نتایج شبیه سازی. 54

    4-4-1-1-ارائه و مقایسه شکل موج های ورودی و خروجی. 55

    4-4-1-2- مقایسه توان. 61

    4-4-1-3- مقایسه تاخیر 62

    4-4-1-4- مقایسه PDP. 63

    فصل پنچم نتیجه گیری. 64

    5-1- نتیجه گیری: 65

    فهرست مراجع. 66

    منبع:

    D.hodges, A. G. (2003). Analysis and design of digital integrated circuits. submicron technology.

    Foroutan, V., Navi, K., & Haghparast, M. (2008). A New Low Power Dynamic Full Adder Cell Based on Majority Function. World Applied Sciences Journal, 133-141.

    Frustaci, F., Corsonello p Perri, S., & Cocorullo, G. (2008). High-performance noise-tolerant circuit techniques for CMOS dynamic logic. Circuits, Devices & Systems, IET , 537 - 548

    J. M. Rabaey, A. C. (2002). Digital Integrated Circuits- A Design Perspective.

    J.Wang, S. (1994). design sf or XOR and XNOR functions On the transistor level. IEEEJ.Of Solid-State Circuits29, 780-786.

    Kang, S.-M., & Leblebici, Y. (2014). CMOS Digital Integrated Circuits. SEM.

    Kishore, K. L., & Prabhakar, V. S. (2009). vlsi design. New Delhi India: I K International Publishing House.

    mahapatra, p. a. (January2014). low power noise tolerant domino 1-bit full adder. IEEE Energy Conversion Technologies (ICAECT,) 125-139.

    Mahmoodi-Meimand, H. (2004). Diode-Footed Domino: A Leakage-Tolerant High Fan-in Dynamic Circuit Design Style. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 495-503.

    Mano, M. M. (1979). Digital Logic and Computer Design. the University of Michigan: Prentice-Hall.

    Meeher, P., & Mahapatra, K. K. (2013). High-Speed and Low-Power Dynamic Logic Style. International Journal of VLSI and Embedded Systems-IJVES(2249 – 6556), 313-317.

    Meher, P., & Mahapatra, K. (2013). A Low-Power Circuit Technique for Domino CMOS Logic. International Conference on Intelligent Systems and Signal Processing (ISSP), 256-261.

    Navi, K., Moaiyeri, M. H., & Mirzaee, R. F. (2009). Two new low-power Full Adders based on majority-not gates. Micro electronics Journal, 126-130.

    Po-Ming Lee, C.-H. H.-H. (2007). Novel 10-T full adders realized by GDI st ruct ure. Integrated Circuits,ISIC International Symposium, 115-118.

    R. Faghih Mirzaee, M. H. (2010). High speed NP-CMOS and multi-output dynamic full adder cells. International Journal of Electrical and Electronics Engineering, IIII, 304-310.

    R. Shalem, E. J. (1999). A NOVEL LOW POWER ENERGY RECOVERY FULL ADDER CELL. Proceedings. Ninth Great Lakes Symposium, 380-383.

    R.Zimmermann, W. (1997). Low power logic styles CMOS versus pass transisto rlogic. IEEE Journal of Solid-State Circuits , 7(32), 1079-1090.

    Subodh, W., Rajendra, K. N., & Sudarshan, T. (2011). NEW DESIGN METHODOLOGIES FOR HIGH-SPEED MIXED-MODE CMOS FULL ADDER CIRCUITS. International Journal of VLSI design & Communication Systems (VLSICS), 78-98.

    Weste, N. a. (1993). Principles of CMOS VLSI Design. addison wesley.

    Y. Jiang, A. A. (2004). A novel multiplexer-based low-power full adder . Circuits and Systems II: Express Briefs, 51(7), 345-348.

    صاحب الزمانی, م., فتحی, م., & صفایی, ف. (1387). طراحی VLSI دیجیتال. اصفهان: شیخ بهائی.

    صدیقی, م., ولی زاده, ع., & مهدی پور, ف. (1393). الکترونیک دیجیتال. تهران: دانشگاه صنعتی امیرکبیر.

    مریدی, ع. (1393). تمام جمع کننده کم توان پرسرعت با استفاده از تکنیک NP-CMOS. همایش ملی الکترونیکی دستاوردهای نوین در علوم مهندسی و پایه. تهران: مرکز پژوهشی زمین کاو.

    مریدی, ع., صالحی, م., & سفیری, م. (1393). بهینه سازی مصرف انرژی در دک تمام جمع کننده پر سرعت با استفاده از تکنیک NP-CMOS. کنفرانس ملی بهینه سازی مصرف انرژی در علوم مهندسی. بابل: دانشکده فنی و حرفه ای دختران بابل.

    مظاهری, س. پ., & هرندی, ح. (1392). طراحی مدارات VLSI. تهران: مدرسان شریف.

     

     

     



تحقیق در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, مقاله در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, پروژه دانشجویی در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, پروپوزال در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, تز دکترا در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, تحقیقات دانشجویی درباره پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, مقالات دانشجویی درباره پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, پروژه درباره پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, گزارش سمینار در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, پروژه دانشجویی در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, تحقیق دانش آموزی در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, مقاله دانش آموزی در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته, رساله دکترا در مورد پایان نامه تحلیل و طراحی یک تمام جمع کننده بهبود یافته

ثبت سفارش
تعداد
عنوان محصول
بانک دانلود پایان نامه رسا تسیس